RS 材料 新能源
捷径: 新闻动态 采访报道 制造工艺 封装技术 设备与材料 纳米技术 芯片设计 FPD MEMS 新能源
封装技术
硅通孔TSV技术的工艺设备已经准备就绪
材料来源:半导体科技           录入时间:2011-6-28 11:08:40

Process equipment readiness for through-silicon via technologies

硅通孔TSV技术的工艺设备已经准备就绪

 

概述

当消费类电子产品正在不断地向更为复杂、紧凑以及节能方向发展时,应用硅通孔(TSV)这一先进技术可以满足用户在更快提供更小尺度、更多功能器件方面的需求。在对同系列芯片或不同系列芯片的集成过程中,相同系列的芯片或不同系列的芯片之间是通过相互堆叠方式并通过垂直互连来进行组装的。

Sesh Ramaswami, Applied Materials, Santa Clara, CA USA

采用硅通孔TSV技术的3D集成方法能提高器件的数据交换速度、减少功耗以及提高输入/输出端密度等方面的性能。存储器件的制造商采用同系列芯片的TSV集成技术来生产芯片堆叠型的动态随机存储器件(DRAM),可提高单位电路板面积/体积上的器件存储容量。这种方法能减少存储器芯片和处理器芯片间信号传输的延迟并能增加带宽。对不同系列芯片进行集成的主要应用是移动设备中的图像传感器和通信芯片。采用TSV技术也可以提高器件的良率,因为大尺寸芯片可以分割为几个功能模块的芯片(小尺寸芯片具有更高的器件良率),再将它们进行相互堆叠的垂直集成,或者将它们在同一插入中介层上进行彼此相邻的平面集成。

硅通孔TSV方案

许多方法都可以实现硅通孔TSV集成工艺。最为简单的一种方法是采用一个硅中介层,在该中介层上先刻蚀出通孔并用金属(通常是用金属铜)进行填充。这种中介层也可以具有镶嵌工艺形成的多层互连结构,用来对彼此相邻放置的芯片形成电互连。采用中介层的方法使得终端产品设计者能迅速地把两个芯片集成在一起,而无需在单个芯片上制作TSV。迄今为止,TSV的发展主要集中在了中通孔(via-middle)方式和后通孔(via-last)这两种方式上,这两种方式都是在有源芯片上制作形成TSV。在中通孔方案中,它是在金半接触/晶体管形成以后,但是在后端工序(BEOL)之前,在晶圆上刻蚀制作出TSV。在后通孔方案中,它是在后端工艺(BEOL)之后,再在减薄晶圆的背面刻蚀制作出TSV

技术开发及其商业化

2008年年中硅通孔TSV技术首次出现以来,已经进行了多方面的系统性评估,这对该技术开发计划的范围和内容产生了指导作用,上述评估工作主要包括有:终端产品的需求、市场的时机、产业的经济生态、高效益成本比的工艺集成以及具有生产意义的单位工艺模块等。上述评估结果也为相近技术间的合作提供了一个共同的目标,从而加速了整个产业对TSV技术的认知过程。在具体实施上的风险不仅可以通过相互合作来加以降低,还也可以通过对工艺流程进行联合的产品原型试验来进一步降低风险。指导工艺集成工作的三个首要目标是:宽泛的工艺窗口,强度脆弱的粘结晶圆/薄晶圆能够承受工艺处理的能力,以及制造工艺流程的总体拥有成本CoO

1. 显示了刻蚀技术对光刻胶的高度选择性刻蚀,在对介质层进行刻蚀开窗时具有极佳的剖面结构形貌的控制。

在过去的一年中,对每个单元工艺模块的优化已经获得了相当进展(图1-5)。在刻蚀方面,对刻蚀的速率、剖面结构形貌,以及它们与相关工艺参数之间的优化均已有了很好的了解,从4:112:1深宽比结构的刻蚀已显示出了极佳的性能。通孔中衬里介质层的淀积工艺在深宽比达到12:1的深通孔中,其淀积介质层的台阶覆盖率已能做到>60%,并能在深通孔侧壁上淀积厚度大于1µm的氧化层,该能力使该氧化层可成为大范围深宽比通孔中一种通用型的薄膜层。还/钽阻挡层、PVD铜籽晶层与电化学淀积工艺一起共同进行了工艺优化,以确保能进行无空洞的通孔金属填充。对于后通孔工艺来说,由于器件晶圆需要经过相关的热工艺处理,来将其粘结到临时性的载体圆片上,所以热预算成了一个最为重要的问题。对所淀积的介质层和PVD层都要进行低于200温度的致密化处理,以获得所期望的薄膜的力学和电学性质及其工艺性能。

2. 化学气相淀积CVD工艺能够在很宽的厚度范围内淀积良好保形的衬里介质层,并且能给中介层和高深宽比的TSV工艺提供具有高电学强度的绝缘介质层。

根据所采用的硅通孔TSV的工艺步骤,介质层(氧化层、氮化层)或金属层(铜层、阻挡层)必须用化学机械抛光来进行去除。近来的工作已经采用了必要的工艺控制对CMP的体去除速率实现了优化,以实现层与层之间实现精确的过渡,并能保护好原有的表面形貌。在其它方面的进展也进一步改进了该工艺步骤的效益成本比,这将为降低器件制造工艺的总成本做出贡献。

3. 铜的电化学淀积可以获得良好保形的衬里介质层以及进行无空洞的通孔金属填充。刻蚀工序、介质衬里层工序以及金属阻挡层/籽晶层PVD工序经共同优化后能确保整个工艺具有较宽的工艺加工窗口。

在经生产验证的300mm晶圆工艺平台上已经开始对上述工艺步骤(从刻蚀到CMP工序)进行了主要的开发工作,由此大大地降低了与新添设备相关联的传统性风险。晶圆代工厂和独立的器件制造商们通过最小限度的新投资(因此能以低的成本)以及对现有设备的再利用,已在2008年开始了这方面的研发工作。因此,似乎可以推测这些工艺技术可能会获得迅速的提升,进一步发展应用到市场所需产品的试生产中,并且在2011年的后期将会达到满负荷的生产能力。只有当整个行业都能很好地理解成本问题(指拥有成本CoO模型中的成本问题)以后,那么也就容易理解如何来降低拥有成本CoO的发展路线图了。

4. CMP快速去除铜金属层后其表面仍具有良好的形貌,并且CMP能在铜-阻挡层以及阻挡层-氧化层的界面处自行终止;为了实现低的拥有成本CoO,该工艺还与电化学淀积工艺一起进行了共同优化。

 

5.  利用再分布层来对通孔进行重新定位。在TSV的工艺集成中,要使各焊盘能在不同类型的芯片间实现对准。图中显示了采用PVD淀积的阻挡层/籽晶层,以及电化学淀积形成的再分布铜线,并由<200低温工艺形成的介质包封

粘结/剥离

这里所要讨论的情况与载体圆片的临时性粘结和剥离将有所不同。可以将200mm CMOS图像传感器工艺中的经验应用在300mm 硅芯片TSV的基本工艺中,但需要对其中的一些工艺要素进行改进。为了对光保持透明,所以必须采用玻璃材料的载体圆片,它一直是图像传感器终端产品构成部件。玻璃衬底圆片和硅衬底圆片都具有所需良好的力学处理上的重复性。在对逻辑芯片和存储器芯片(本文的焦点)这样需要进行大批量生产的硅器件工艺来说,则需要采用能进行重复使用的载体基片。当前晶圆厂商所使用的光刻系统可以透过硅芯片来进行观察和对准,因此,透明的玻璃载体将不再是一个绝对的需求。硅载体圆片将成为首选,主要是因为它能以行业标准的尺寸规格来进行制造,并且不易断裂,所以也就更容易进行回收利用。与此同时,它的热学和电学性质与硅晶圆有着更好的匹配性。在考虑载体的性能时,所面临的主要来自以下几个方面的问题:粘结强度的容差,硅晶圆和载体基片的整体厚度,载体基片表面的平整度,粘结层的厚度及其厚度的均匀性,粘结剂的涂敷,以及处理和研磨工艺。在过去的两年中,在开发合适的粘结剂方面已经取得了良好的进展,其中第二代粘结材料在粘结强度方面已经有了很大的改进。

从供应链的角度看,加工处理好的硅晶圆需要在TSV工厂和外包组装/测试工厂之间进行运输,此时它们要么是以粘结后的晶圆来运输,要么是将它们安放在载带上进行运输。对于前一种方法,对应的粘结和剥离工艺需要与其成套工艺设备相匹配,这对晶圆厂和组装厂间的供给链产生了约束因素。载带式运输可能是一种可接受的运输方式的选择,但是还需要经过整个供给链的验证。对此,产业界有必要将载体基片、粘结剂以及进行粘结/剥离的相关工艺实现标准化,才能使这些特定的单元工艺能在图像类型的测试中加以实际运用,并能过渡到高效益成本的生产中。为了推动这种“标准化”的进程,当前需要加快材料和设备供应商与用户间的合作,以产生一个对临时性载体基片管理的商业性解决方案。

结论

如今硅通孔TSV的单元工艺已经成熟,其整个工艺的集成整合技术也有了很大的进步,结合典型中介层、中通孔和后通孔这些“众所周知的方法”的工艺流程已在好几个地方准备投入小批量的试生产。采用TSV这一新技术的产品已在300mm晶圆制造环境中通过了验证,人们对如何进行工艺改进的途径以及降低其拥有成本(CoO)也有了深入的了解。采用晶圆级减薄和芯片级加工处理的工艺和产品正在获得迅速的发展。

对大规模批量生产而言,终端产品的价值必须要与硅晶圆成本之间相权衡。终端产品的价值随应用领域的不同而有着很大的波动,由此其成本的阈值也可能产生变化。实现一个器件芯片堆叠的总成本可以分成两个部分,一部分是晶圆级硅通孔TSV的制作成本(刻蚀、介质衬里层、阻挡层/籽晶层、电化学淀积ECD金属填充、以及化学机械抛光CMP等),另一部分则是晶圆级减薄(粘结、减薄以及剥离等)和芯片级加工处理(切割划片、堆叠、组装以及测试)的成本。当前,后一部分工序的成本占到了总成本的50%以上,产业的标准化(或至少是大家形成共识)将有助于减少材料的成本和加快具有更高产能工艺设备的上市步伐。


上一篇:高效能IC封装技术兴起 日月光、矽... 下一篇:3D芯片堆叠技术之道与魔
相关文章
·ASYMTEK 面向LED制造推出全新一代自动点胶设备    采访报道    2011-6-27 11:14:39
·得可Galaxy平台满足半导体封装的严苛要求    采访报道    2011-6-27 11:17:38
·汉高:满足堆叠封装发展的苛刻需求    采访报道    2011-6-27 11:21:27
·KLA-Tencor推出ICOS® CI-T620 封装组件检测仪    设备与材料    2011-6-27 11:23:04
·SESUB-集成技术的新境界    设备与材料    2011-6-27 11:29:47
·JEDEC 发布《微电子封装及封盖检验标准》    封装技术    2011-6-27 15:50:41
·3D芯片堆叠技术之道与魔    封装技术    2011-6-28 11:45:52
·新型WS3880晶圆扫描检查系统    设备与材料    2011-6-28 17:25:36
·新型SKiN 半导体封装技术    封装技术    2011-6-28 17:29:43
·OE-6370系列光学封装胶    设备与材料    2011-6-28 17:33:29

版权声明:
《半导体科技》网站的一切内容及解释权皆归《半导体科技》杂志社版权所有,未经书面同意不得转载,违者必究!
《半导体科技》杂志社。
 
 
 
友情链接
首页 | 关于我们 | 联络我们
Copyright© 2018:《半导体科技》; All Rights Reserved.
请用 Microsoft Internet Explorer 6.0 或以上版本
Please use Microsoft Internet Explorer 6.0 or higher version.
备案序号粤ICP备12025165号