RS 材料 新能源
捷径: 新闻动态 采访报道 制造工艺 封装技术 设备与材料 纳米技术 芯片设计 FPD MEMS 新能源
纳米技术
纳米技术在电子器件制造中潜在的应用机会
材料来源:半导体科技           录入时间:2011-6-28 10:39:53

 

 

Potential opportunities for nanotechnology in electronics manufacturing

纳米技术在电子器件制造中潜在的应用机会

 

概述

纳米技术在电子业中存在着很多的潜在应用机会,这很难用一篇短文来像标题所指的那样包括了如此宽泛内容!然而,本文叙述的是一个引导性的讨论话题,通过一些精选例子的描述将有助于了解在纳米电子学上一些最新研究成果的基本概念。大多数例子是来源于由产业界提供资助的大学对潜在的“超越CMOS”器件技术的研究,还包括了对这些项目进行更为详细描述的论文内容,并将它作为目前最主要纳米器件研究的一种“文献检索的向导”。

 

Robert Doering, Texas Instruments, Dallas, Texas, USA

 

在通常的习惯上,“纳米技术”是指特征尺寸小于100nm的结构(即器件)和材料(以及制造它们的工艺)能具有某种特定的有用性能。然而需要说明的是,这其中通常也包括了对“本质上是新的”这一特征进行了某种模糊程度上的限制。举例来说,具有90nm(甚至是30nm)特征尺寸栅长的金属氧化物半导体场效应晶体管MOSFET在很多的电路设计中并没有将其视作为是“纳米技术”。

在数年前举行的一个会议上,材料科学家和化学家们所进行的一项非正式调查可以更好地说明上述观点。此次会议达成了一个基本共识,那就是:如果尼龙是在“上个星期”而不是在1935年发明出来的话,那么它就可以将其称作是采用了“纳米技术”所制成的材料。当然,这只是在化学合成方面众多例子之一,而这正说明了要对“纳米技术”进行简单的定义并非一件容易的事情。

如今使用“纳米技术”一词通常是指某些具有革命性的技术,而不是那些改进性的技术。至于在半导体产品制造领域,根据上述准则所关注的实例均已有10年以上的应用研究过程。

大规模制造

在相对较为近期的一段时间内,纳米技术在大规模制造中的大多数机遇是来自于采用纳米材料来取代传统材料。这里需要注意的是:“纳米材料/颗粒”和“传统材料/颗粒”具有本质性的区别,它们不仅仅在结构尺寸上不同,更在于它们对特定性能组合进行加工的“工程化”程度。

在目前的研究中,应用于电子学方面的纳米材料的“热点”是石磨烯材料,它是2010年诺贝尔物理学奖的主题。石墨烯是单原子层的石墨(碳的同素异形体),它具有各种各样的形状(比如说纳米带)和取向。石墨烯有着令人惊奇的性能,其中,它具有一种带状结构却具呈现线性关系,而不是通常的能量与动量的平方相关(好比是一个“相对论”的粒子)。石墨烯材料的潜在性应用包括有超级电容器[2]、光伏PV器件中的透明导电电极(来替代昂贵的铟锡氧化物)[3,4]、各种不同形式的晶体管结构等许多应用。尽管在某些情况下, 采用纳米材料的主要优势还是在于能降低成本,然而通常其首要目的还是能提高材料的性能。最近在电子产业界纳米材料的另一应用实例就是在封装中提高键合材料的电导率和热导率[5]

当我们将话题转到“器件级别”上时,通常需要我们能同时对大量纳米材料/纳米结构的性能进行优化,当然,这些器件的制造过程通常对污染问题更为敏感。然而,就封装领域来看,在器件工艺中引入纳米技术最直接的机会依然是进行材料的替换或添加。人们长期以来所追求的一个例子就是纳米颗粒材料在非易失性存储器上的应用[6]。还有很多其他的应用实例,在本文的后段将着重描述一些具有发展潜力的纳米器件技术,该技术目前尚处于开发阶段,有可能在未来的半导体制造中替代当前所使用的CMOS晶体管。

纳米电子学的发展历程

2003年美国的半导体行业协会(SIA)组成了一个纳米电子学工作组NWGNWG建议业界和政府合作在以下两个相关领域来资助在大学中与日俱增的纳米研究:(1)新颖的纳米器件,其目标为该器件具有高的集成密度,高的能源效率,以及能超越CMOS按比例缩小后估算的终极工作速度。(2)新颖的制造形式,使业界能彻底摆脱当前在投入资金和操作成本上不断增加的趋势,即能摆脱大家所熟知的在上半个世纪中 “沉积/图形化/蚀刻”工艺(亦称,薄膜“平面工艺”)的传统样式。

2003年,这些建议被提交到了科学技术顾问董事委员会PCAST [7]以及SIA董事理事会手中。在2005年的3月,SIA成员单位中的六个公司:AMDFreescale, IBM, Intel, Micron,Texas Instruments通过组成纳米电子学研究发起组织(NRI)对此给予了回应。NRI是一个将大学研究看作为半导体研究公司(SRC)工作的一部分而进行资助活动的联盟性组织。到了2010,NRI公司成员已包括有AMD/ Global Foundries, IBM, Intel, Micron,Texas Instruments。目前NRI也得到了美国国家标准与技术研究院(NIST)、国家科学基金会(NSF)以及若干个州和当地政府的支持。

迄今为止,NRI的研究已经发现了一些潜在的方法来制造能“超越CMOS”的器件,这些研究目前还处于不同的理论和实验评估阶段。已经进行的第一阶段研究是评估它们与传统“终极CMOS”器件在性能上的对比,所谓的“终极CMOS”,即目前换算成通常称为“15nm技术节点”的CMOS器件,这一初步比较的详情已经提交论文供出版[8]

本文的剩余部分将仅对一些目前NRI还处于研究阶段的器件概念进行十分简要的介绍,由此来激发读者查阅相关参考文献的兴趣,该文献对至今已完成的研究进行了详细的介绍。

开发新的开关器件

要替代基本场效应晶体管(FET)开关器件的最大挑战是FET本身已经做到了极其完美,并且还可以进一步实现按比例缩小!只要它的材料性能还可以进一步得到改善,其制造技术/成本还可以进一步胜任实现特征尺寸缩小这一任务的要求,那么传统FET在理论上所具有的性能及其能量效率就将会达到或接近于其物理极限,由于此时会受到测不准原理、平衡态热力学和电动力学的影响,它至少要符合基于单个带电微粒(比如电子)行为器件的要求。

研究这些半导体器件物理极限的历史可以追溯到Von Neumann的工作,以及十年前Meindl所进行的总结[9],对此的认识已使得NRI将大量早期的研究集中于逻辑信息的状态变量中,即应用于CMOS逻辑器件的“FET栅荷电变量”,同时也推动了一些非平衡态以及“热声子工程”的研究。

上面曾提到,尽管经尺寸缩小和应用高性能材料的FET将会拥有出色的性能表现,然而NRI的研究表明,某些隧道场效应晶体管TFET也能在给定的工作速度下具有更小的功耗。这种隧道场效应晶体管TFET可采用石墨烯-纳米带作为沟道材料[10]。事实上,大多数NRI目前正在研究的开关器件是基于在部分纳米结构中采用石墨烯材料。由此,“碳纳米电子学” 至少在未来某个时段可能会提升硅CMOS的性能。当然,我们离采用石墨烯材料进行集成电路的规模生产这一步还有很长的路要走。不过,NRI对工艺和材料的研究已经在化学气相沉积CVD大面积石墨烯薄层上取得了突破[11],它将在很多方面得到应用,包括制作TFETS和其它更为新颖的器件,以及之前所提及的在制作PV透明电极上的应用。

NRI正在研究的另一种以石墨烯材料为基础的开关器件是Veselago器件[12],这种开关器件被设计用来控制电子的波函数,它们似乎与电磁波一样(即类似于光波)。这种器件的优点是石墨烯材料的P-N结具有聚焦性能,估计有可能应用在极高速的开关器件中。

需要注意的是,先前讨论的器件还全部都是采用“电荷量” 来作为逻辑状态的变量。当然,在硬盘和其它一些存储单元中,人们早就采用原子自旋的取向来作为信息变量。迄今为止,基于自旋原理已商业化的存储器全部都是采用以磁畴取向的自旋形式。

1.由坡莫合金纳米磁体构成的1位全加器的磁作用力显微照片。箭头表示平面内的磁场极性。在该电路中的纳米磁体单元面积为60x90nm,其厚度为30nm,沉积在氧化硅上。来源于:E.Varga,纳米磁体逻辑小组,以及A.Seabaugh W.PorodNRI纳米电子学探索中西部研究所,法国Notre Dame大学。

NRI的研究表明,磁状态同样可以用来执行“纳米磁逻辑”(NML[13],详见图1所示。如同迄今为止NRI所研究的大多数基于自旋的器件一样,纳米磁逻辑NML器件将能很好地满足对合适速度下具有极低功耗的应用需求。NRI同时还进行了基于电子自旋传输机理的器件研究[14]。在这些器件中,这种自旋状态的信息无需传输任何的电荷就能在逻辑单元之间实现转移,它能在极低功耗下工作无疑是它的一大优势。对于以基于自旋的器件通常所面临的挑战是它们没有本征增益,因而需要对其逻辑电平进行不时的激励才行。

开发共有化的“虚自旋”

实现逻辑状态的变换有很多方法,其中最令人振奋的实现方法是对共有化量子现象、而不是对单粒子状态进行研究,或许迄今为止NRI项目发现的最为奇异的逻辑状态变量就是这种共有化的“虚自旋”现象。

事实上在现代物理学中, 已有一些不同的现象被认为是虚自旋现象。大家所熟知的两个状态量子系统的Pauli算法,当初就是为了描述自旋-1/2粒子的“普通自旋”现象(即本征角动量)。NRI研究得最多的虚自旋形式是对应于一个电子在石墨烯双分子层系统中所处位置,即位于分立的“哪一层” ?,需要注意的是在处于“底/顶层” 即类似于“向上/向下自旋”。

这种虚自旋形式最令人惊奇的一面还是在于它具有理论上的指向性,一个适当的石墨烯双分子层的基态是一个超过室温温度的Bose-Einstein冷凝体,它对应于多个激子的相干叠合,每个叠合都是由一层中的电子和另一层中的空穴所组成[15]。如果这个预言是正确的话,该冷凝体将有可能成为第一种能在室温下工作的超流体。

想要弄清为何它具有这种可能性的简单方法就需要确认以下事实,即在每个激子中电子与空穴之间的结合是由于它们具有相对较强的静电吸引力,与标准超导体冷凝体中电子的Cooper对之间由晶格变形引起的吸引力相比,这种吸引力要更为强烈。当然,这种弱束缚的Cooper对在远低于室温时就会“土崩瓦解”。

2  在双分子层-虚自旋场效应晶体管(BiSFET)中电流的通路,它具有Bose-Einstein激子冷凝体结构的栅控制形式。来源于: S.Kim, E.Tutuc以及S.K. BanerjeeNRI纳米电子学西南学会,美国德克萨斯大学奥斯汀分校。

形成双分子层激子冷凝体的标准之一是石墨烯层之间要具有一个最佳的间距(或许可以通过插入一电介质层来做到)。其它的标准则涉及到石墨烯层的质量以及它们之间的相互对准问题。基于这种激子超流冷凝体的NRI逻辑器件是一个双分子层虚自旋的场效应晶体管(BiSFET[16],它可以通过施加栅极电压来控制冷凝体的产生或者消失,图2显示了BiSFET的工作原理。

促进合作

NRI的强项之一就在于其进行了跨学科的合作,它促进了电子工程师、物理学家、材料学家等学科之间的合作。上面提到的这种具有未来应用潜力的室温Bose-Einstein冷凝体显然会引起物理学家和材料学家的兴趣,它虽然“仅仅”是一种新的固态现象,但就有可能造就未来的诺贝尔奖!然而,如果该现象能在室温下存在,就可以将其变成一个逻辑构成积木块,比如BiSFET,但这也需要由电子工程师进行电路级别的研究,但同样还是需要进行广泛的合作。

举例来说,为了在能在单元之间进行相互通讯,这些器件或许还需要更为精准的时钟方案,如果在混合电路中采用的是普通FET时钟,那么将会降低它们相对于终极CMOS的功耗-延迟乘积的优势。这同前面提及的电子自旋器件的限制相类似,因为需要用增益器件对它进行周期性的逻辑电平激励(与常规的FETs十分相像)。事实上,对于很多NRI器件在电路级别上所存在的问题,一般为逻辑状态从一个器件要能快速传输到另一个器件的效率机制问题。需要注意的是,这可以通过“信息代币”形式来加以实现(逻辑状态的传输形式),它有别于逻辑状态变量的本身。

 

3.自旋波多数栅majority-gate逻辑电路原理图。信息位以传输中的自旋波相位进行编码(即0和“pi”就分别对应于逻辑状态01),输出自旋波的相位由输入信号相位的多数进行干涉所决定。来源于:K.L.Wang, A.KhitunM.BaoNRI纳米电子学西部协会,美国加州大学洛杉矶分校。

一种方法是利用电磁波(可从射频到光波段)来将荷电状态信息从一个电路传送到另一个电路。然而,这需要发射/探测的转换过程,而这过程会影响到整体的能源效率。由此,NRI已经开发出了相关的方法选择,那就是采用表面等离子plasmons而不是光子来作为荷电状态信息传送时的“信息代币”[17]。表面等离子是一种准离子,它具有相关的电子-光子状态,并且相对于“孤立”的光子来说,它们可以高效率快速地实现状态的翻转。总的说来,传送或者“互连”问题所面临的挑战通常会与“开关”问题一样大,因此在NML等一些NRI器件中,如“自旋波”[18]以及Veselago器件已将信息传送整合进到它的基本的理念中。自旋波逻辑器件原理如图3所示。

结论

总而言之,NRI迄今为止的工作成果为超越CMOS终极能力做出了贡献,它们具有更低的功耗(在一个给定的工作速度下),而不是为了实现更高的终极速度[6]。到目前为止,NRI项目还未能确认任何一种单一的、受到大多数人所认可的、能超越终极CMOS的纳米技术。然而,如果我们幸运的话,其中某些技术最终将会有可能得以成功实现应用。

参考文献

1. M. S. Fuhrer, C. N. Lau, A. H. MacDonald, "Graphene: Materially Better Carbon," MRS Bulletin, vol. 35, pp. 289-295, April, 2010.

2. M. D. Stoller, S. Park, Y. Zhu, J. An, R. S. Ruoff , "Graphene-Based Ultracapacitors," Nano Letters, vol. 9, no. 10, pp. 3498-3502, Sept. 13, 2008.

3. M. Wilson, "Graphene Production Goes Industrial," Physics Today, vol. 63, no. 8, pp. 15-16, August, 2010.

4. S. Bae, et al., "Roll-to-roll Production of 30-inch Graphene Films for Transparent Electrodes," Nature Nanotechnology, vol. 5, pp. 574-578, June, 2010.

5. D. Wakuda,   K.-S. Kim,   K. Suganuma, "Ag Nanoparticle Paste Synthesis for Room Temperature Bonding," IEEE Trans. on Comp. and Packaging Tech., vol. 33, no. 2, pp. 437-442, June, 2010.

6. D. Tsoukalas, "From Silicon to Organic Nanoparticle Memory Devices," Philosophical Trans. of the Royal Society, A28, vol. 367, no. 1905, pp. 4169-4179, Oct., 2009.

7. R. Doering, "Nanotechnology Research Recommendations," public meeting of the President's Council of Advisors on Science and Technology, Washington, D.C., Dec. 2, 2003.

8. K. Bernstein, R. Cavin, W. Porod, A. Seabaugh, J. Welser, "Device and Architecture Outlook for Beyond-CMOS Switches," to be published in Proc. of the IEEE, submitted in January, 2010.

9. J. D. Meindl, Q. Chen, J. A. Davis, "Limits on Silicon Nanoelectronics for Terascale Integration," Science 14, vol. 293. no. 5537, pp. 2044 – 2049, Sept., 2001.

10. Q. Zhang, T. Fang, H. Xing, A. Seabaugh, D. Jena, "Graphene Nanoribbon Tunnel Transistors," IEEE Electron Device Lett., vol. 29, pp. 1344-1346, 2008.

11. X. Li, W. Cai, E. Tutuc, S.K. Banerjee, L. Colombo, R. S. Ruoff, et al., "Large-Area Synthesis of High-Quality and Uniform Graphene Films on Copper Foils," Science 5, vol. 324. no. 5932, pp. 1312 – 1314, June, 2009.

12. V. V. Cheianov, V. Fal'ko, B. L. Altshuler, "The Focusing of Electron Flow and a Veselago Lens in Graphene p-n Junctions," Science 2, vol. 315. no. 5816, pp. 1252 – 1255, March, 2007.

13. M. Alam, G. H. Bernstein, J. Bokor, D. Carlton, X. S. Hu, S. Kurtz, et al., "Experimental Progress of and Prospects for Nanomagnet Logic (NML),"Technical Digest of the 2010 IEEE Symposia on VLSI Technology and Circuits, Honolulu, HI, June, 2010.

14. B. Behin-Aein, D. Datta, S. Salahuddin, S. Datta, "Proposal for an All-spin Logic Device with Built-in Memory," Nature Nanotechnology 5, pp. 266 – 270, Feb., 2010.

15. H. Min, R. Bistritzer, J.-J. Su, A. H. MacDonald, "Room-temperature Superfluidity in Graphene Bilayers," Phys. Review B, vol. 78, 121401, Sept., 2008.

16. D. Reddy, L. F. Register, E. Tutuc, S. K. Banerjee, "Bilayer PseudoSpin Field-Effect Transistor: Applications to Boolean Logic," IEEE Trans. on Electron Devices, vol. 57, no. 4, p. 755, April, 2010.

17. A. Hosseini, H. Nejati, Y. Massoud, "Design of a Maximally Flat Optical Low-pass Filter Using Plasmonic Nanostrip Waveguides," Optics Express, vol. 15, no. 23, 1528112, Nov., 2007.

18. A. Khitun, M. Bao, Y. Wu, J.-Y. Kim, A. Hong, A. P. Jacob, et al., "Logic Devices with Spin Wave Buses – an Approach to Scalable Magneto-Electric Circuitry," MRS Symp. Proc., vol. 1067, B01-04, 2008.

 


  下一篇:原子层沉积成为22纳米逻辑技术主流...

版权声明:
《半导体科技》网站的一切内容及解释权皆归《半导体科技》杂志社版权所有,未经书面同意不得转载,违者必究!
《半导体科技》杂志社。
 
 
 
友情链接
首页 | 关于我们 | 联络我们
Copyright© 2018:《半导体科技》; All Rights Reserved.
请用 Microsoft Internet Explorer 6.0 或以上版本
Please use Microsoft Internet Explorer 6.0 or higher version.
备案序号粤ICP备12025165号