RS 材料 新能源
捷径: 新闻动态 采访报道 制造工艺 封装技术 设备与材料 纳米技术 芯片设计 FPD MEMS 新能源
制造工艺
FD-SOI:这种开创性技术将如何进入主流市场
录入时间:2017/5/31 11:09:47

FD-SOI:这种开创性技术将如何进入主流市场

MANUEL SELLIER, Soitec, Bernin (Grenoble), France

由于FD-SOI具有独特的性能,其市场应用范围广阔,正在引起半导体业主流公司越来越强烈的兴趣。

FD-SOI是一种在绝缘层上硅(SOI)衬底上制作全耗尽型CMOS器件的技术,它是唯一能将2D CMOS晶体管的平面结构与全耗尽(FD)模式下运行这两大实质特性相结合的技术。FD-SOI采用了一种薄层厚度控制在原子量级的独特衬底材料,能够提供卓越的晶体管性能,它在众多先进CMOS技术中成为具有最佳功率、性能、面积和成本权衡(PPAC)的优选技术之一。此外,FD-SOI还具有许多其他方面的独特优点,包括具有背面偏置能力,极好的晶体管匹配特性,可使用接近阈值的低电源电压,对辐射具有超低的敏感性,以及具有非常高的晶体管本征工作速度等,这些优点使得它能工作在毫米波频段的应用中。

FD-SOI技术所有这些关键特性正逐步使它获得了许多实际的应用,其中包括智能手机入门级处理器、自动驾驶和IoT系统级芯片(SoC),以及如5G通信收发器和汽车电子中的雷达系统等毫米波段应用。

已有多家晶圆代工厂及整合器件制造商(IDM)支持FD-SOI技术,它们目前已能提供用于28nm及22nm节点的完整制造技术,FD-SOI针对65nm及12nm节点的技术也正在出现。随着全球该产业生态系统的不断完善,FD-SOI技术已经为多样化市场的开发应用做好了准备。

FD-SOI衬底具有许多引人瞩目的特点,使得这项技术具有独特的优优势。本文将对为支持FD-SOI广泛应用而在其全球产业生态系统方面的最新发展情况,该生态系统的组成要素,以及由此而最能获益的各种产品应用等方面进行概括性的描述。 

FD-SOI技术的核心

FD-SOI技术的一切都是要从衬底开始,衬底直接决定了晶体管的架构(如1所示)。为了使晶体管能在全耗尽模式下运行,确定器件沟道的顶部硅薄层厚度将会是一个真正的挑战,该硅层的目标厚度通常为60 Å或11个原子层左右。考虑到器件的制造过程会对顶部硅材料层造成损耗,晶圆代工厂的顶部硅薄层规格通常需要达到120 Å。为了尽可能地减小晶体管在器件性能指标上变化,顶部硅薄层的均匀性是另一个非常具有挑战性的规格要求,通常认为要小于正负5 Å或1原子层的厚度变化才能满足器件在性能均匀性上的要求。由于接地平面效应,氧化埋层(BOx)的厚度也必须要做到很薄,约为20nm,以对晶体管沟道保证具有最大程度的静电控制能力。

 

图1. 晶体管沟道层厚度与SOI顶部硅层厚度直接相关

 

不难理解,要在300mm直径的晶圆面积上制作厚度规格只有11 +/- 1个原子层的单晶硅层将会是一件十分困难事情。在10年前此项工艺技术还令人感到实在难以实现,以至于人们还研究了其他可以制作全耗尽晶体管的技术途径[1],而如今这项技术已经成为实际可能。

这种制造技术依赖于著名的Smart CutTM工艺(2)。如图所示,晶圆A首先要经过一次氧化步骤,接着是高剂量的离子注入,在其氧化表面的近下方产生一个“薄弱”层。在经过一个仔细的清洗步骤后,晶圆A通过分子键合工艺与晶圆B实现结合。之后,在晶圆A的“薄弱”层上实现与晶圆B的精确剥离,而形成具有SOI结构的新晶圆,最后经过其他抛光工艺步骤后使其顶部硅薄层达到所需的规格厚度。值得令人注意的是,高质量的晶圆A可以被循环再使用,这就使得Smart Cut工艺成为了SOI制造中最具效率成本比的技术解决方案。

 

图2. 适用于FD-SOI应用的Smart Cut工艺

 

FD-SOI衬底的制造工艺技术现已完全成熟。具体地说,从单个晶体管到整个晶圆范围的厚度均匀性在各个层次上都得到了很好的控制(如3所示),充分保证了所制作晶体管的器件性能变化可保持在非常低的水平上。

 

图3. 从芯片到晶圆中的FD-SOI各个薄层厚度都得到了很好的控制

 

工艺简单化

在28nm节点以下,为了使硅器件可获得更好的性能,需要增加其制造工艺的复杂性。如4所示,节点尺寸越小,制造芯片就需要采用更多的掩模板。这不仅增加了制造成本,同时也增加了其他不可循环使用的工程成本,包括有设计流程、设计验证和掩膜组上的成本等。

但在另一方面, FD-SOI就制造角度而言只是一种简单技术,而在实际上,它在降低了制造工艺的复杂性的同时还能提供更多的功能。根据来自主要晶圆代工厂的报告[2][3],大部分的沟道工程实际上都是在衬底层面上直接完成的,这使得FD-SOI衬底要比体硅衬底更容易进行加工。

 

图4.  每一技术节点所需的掩模板数量[2]

 

晶体管性能更上一层楼

除了能使制造工序更为简单以外,FD-SOI还具有许多其他方面的实质性优点,如下文5所述。

1. 通过体硅偏置获得更好的设计灵活性

FD-SOI结构中较薄的氧化埋层不仅能提升对沟道的静电控制能力,而且还可通过背面偏置来对阈值电压Vth实现完全的调节,可以避免采用以往所有通过沟道掺杂这种十分复杂的阈值电压Vth调控技术。只需通过简单的背栅极极化工艺处理,就可以获得较低的、中等的和较高的阈值电压Vth。这一薄氧化埋层的表现如同一个真正的第二栅极,并且更为重要的是,它可以动态地使用,这意味着同一功能模块可以根据需要在高的或低的功耗下运行。这种背面偏压控制具有巨大的潜能:它可以通过选择体硅偏压来对关键的沟道通路进行改进[4],对工艺变化进行修正[5]以及对可靠性上的漂移进行补偿[6]。完全的背面偏压控制是一个非常独特的器件结构,它只有在具有较薄氧化埋层的SOI衬底中才可能得以实现。

2. 功率-性能-面积-成本等因素的权衡:所有平面晶体管技术中具有最好的PPAC

由于FD-SOI具有更为简单的制造工艺,对随机失配有着更好的控制,能降低结的漏电流及其寄生电容,并可以通过全耗尽晶体管运行方式以及可控的体硅背偏压来提升对晶体管的静电控制能力,这些优点使得FD-SOI在所有的平面晶体管技术中具有最好的功率-性能-面积-成本等性能指标上的平衡(PPAC)。

3. 采用接近阈值的电源电压来实现超低功率运行

几乎所有的CMOS技术都能达到它们最佳的能耗效率,即不论在何种频率和约0.4V的电源电压(通常表示成Vdd)下[7],器件每个功能的能耗都可以做到最小。但在这一低电源电压下,能对晶体管性能指标的变化进行有效的控制将是一项真正的挑战。借助于体硅背偏压以及其固有的低的变化特性,FD-SOI器件可以采用非常低的电源电压。更为一般地说来,虽然无需做到低至0.4V,但器件在降低电源电压上的承受能力在许多应用中还是一个难题,因为相比于器件性能而言,其能耗才是一个更大的挑战。鉴于器件的动态功率是与Vdd2成正比,像FD-SOI这类能够通过显著降低电源电压Vdd来大幅降低能耗的技术,将会显示出其独特的优势。

4. 最高工作频率几乎超越3D器件两倍的最佳射频CMOS技术,

在许多市场应用中,通用的做法是将尽可能多的模拟/射频功能都集成到单一的射频CMOS硅芯片上,但其成本及能耗问题已变得越来越严重。然而,射频CMOS平台中的一个局限是它的频率提升能力有限,特别是在毫米波(30GHz及以上)频段上。这对例如FinFET的3D器件来说将会是一个大问题,因为这种三维结构必定会产生较大的寄生电容[8],结果使得在这个频段中人们经常还不得不使用SiGe双极型器件平台。FD-SOI是一种平面型技术,因此它不会产生在3D器件结构上的这种限制。已有报道称,FD-SOI器件的Ft/Fmax可达到325~350GHz [3],可以在高达100GHz的毫米波频段中使用,使得这种FD-SOI射频CMOS平台在许多应用中展现出了光明的发展前景。

5. 可靠性的提升

FD-SOI的另一大关键特点是它对高能粒子的低敏感性。高能粒子可以与硅原子相互作用产生大量电荷使得晶体管逻辑状态翻转,因此会增加器件的软失效率(SER)。由于存在着一个氧化埋层,FD-SOI器件能与体硅衬底实现完全的隔离。这意味着任何在体硅衬底中产生的电荷将不会改变器件的逻辑状态。一言以蔽之,FD-SOI器件的软失效率要比体硅器件低很多[9],这一特性对诸如自动汽车驾驶系统中攸关安全的器件将具有非常重要的影响。

6. 优秀的模拟晶体管特性

通常情况下,随着技术节点尺寸的缩小,模拟器件的设计师们不得不面对越来越多已呈性能退化的晶体管来进行它们的设计。为了满足速度、噪声、功率、漏电流以及在其变化性上的要求,设计工作正变得越来越具有挑战性。由于FD-SOI能够改进晶体管的匹配性、增益和降低寄生效应,使得模拟器件的设计就能得以大大地简化 [10]。此外,背面偏置也有潜力应用于许多新型模拟器件结构的设计中[11]

 

图5. 使用FD-SOI衬底的优点[4][7][9][10]

 

晶圆代工厂的FD-SOI能力正在日益增长

一些有关FD-SOI最具开创性的工作是由位于世界各地的半导体晶圆代工厂完成的。

意法半导体(STMicroelectronics)公司在2012年采用了FD-SOI技术[12]并开展了多个研发项目。该公司为智能手机开发了一款基于ARM应用的处理器,它所采用的是28nm FD-SOI工艺,工作频率在3GHz以上[13],意法半导体公司正准备将该技术投入到多种市场的应用中[14][15]

在2014年,韩国三星公司宣布其晶圆代工厂将采用28nm的FD-SOI技术[15],在2016年它已经具有了规模量产的能力[2],并于最近公布了它的第一个产品[16] [17]

在2015年,GLOBALFOUNDRIES开发了一种名为22FDX的22nm FD-SOI技术[18],这是定位于一种最具性价比的技术。这种FD-SOI技术平台的性能接近16nm / 14nm的FinFET,成本接近于28nm的体硅器件[19]。其第一款商用产品已于2017年2月由GLOBALFOUNDRIES和Dream Chip Technologies公司发布[20]。格罗方德的该项技术现已几近通过完全验证阶段,预计今年的产量规模将会有大幅度的增长。

在亚洲,中国的晶圆代工厂上海华力微电子(Huali)公司已经宣布,有意将22nm FD-SOI技术纳入其fab 2计划中[21],这将是中国市场采用FD-SOI技术的重要一步。

在日本,瑞萨(Renesas)在FD-SOI方面的经验包括了针对低功耗MCU市场的FD-SOI技术,称之为氧化埋层上硅(SOTB)技术。该技术得到了日本超低电压元器件技术研究联盟(LEAP)的支持,现已在65nm节点上应用。瑞萨的报告表明用该平台制作的器件功耗非常低,仅为体硅器件的十分之一。

 

IP / CAD的现状及其发展路线图

在设计方面已经为28nm FD-SOI建立了完整的数据库和基础知识产权(IP),并已朝着22nm节点在快速地进展,EDA公司也准备将其开发的IP移植到FD-SOI上。

在2016年9月,格罗方德宣布推出新的合作伙伴计划称之为FDXcelerator™,以提升对22FDX SoC的设计能力,旨在缩短包括Synopsys、Cadence、INVECAS、VeriSilicon、CEA-Leti、Dream Chip和Encore Semi等公司客户在内的产品上市时间 [22]。 在2016年12月,该公司宣布FDXcelerator计划还将新增八个合作伙伴,包括有日月光集团(ASE Group)、Amkor Technology、Infosys、Mentor Graphics、Rambus、Sasken,Sonics和QuickLogic 等公司[23]

就技术发展路线图而言,FD-SOI可广泛应用于65nm至12nm的所有技术节点,预期也将可用于7nm节点。基于在22FDX产品上的成功,在2016年格罗方德推出了一项名为12FDX的新型12nm FD-SOI器件技术[24]。该技术保留了全耗尽晶体管的平面工艺,使得晶圆代工厂可利用其寄生电容低的特点,来减少因制作等效3D晶体管结构所需复杂光刻步骤的数量,特别是它在低的电源电压下可利用背面偏置压来进一步提升晶体管的性能,这种客户产品预计将于2017年底开始下线。

在15年前开创了FD-SOI技术的Leti公司与格罗方德在22FDX和12FDX技术平台上进行合作,在最近开发了应用于10nm FD-SOI技术的测试设备,并在FD-SOI衬底上制作了10nm和7nm的原型器件。Leti公司坚信可以将FD-SOI等比例缩小至7nm技术节点。

三星公司和格罗方德公司均有了计划,到2018年会将非易失性存储器嵌入整合到他们的FD-SOI技术平台上[2] [3]

 

FD-SOI对功耗以及模拟/射频集成的吸引力

由于FD-SOI产业生态系统日益完善,应用FD-SOI技术可实现更多种类的广泛应用,这些应用包括有:移动通信的入门级单芯片解决方案,适应于通用目的处理器,图像信号处理器,机顶盒SoC器件,嵌入式计算机视觉系统,微控制器,以及如收发器、GPS /卫星接收器、wifi / BT组合装置和毫米波雷达系统等的混合信号应用。

对于所有上述应用而言,器件的功耗常常会受到极大的限制,它的功耗必须与其性能目标做到很好的平衡。诸如ADAS这样的嵌入式计算应用则是一个很好的实例,设计人员必须要进行不断地妥协,才能以非常有限的功耗(通常约3W)来实现所需的性能。对于所有嵌入式计算应用,FD-SOI因具有在非常低电源电压下的运行能力而越来越受到人们的重视。

此外,能对射频/模拟功能进行集成通常也成为实现这些应用的关键。采用这种最佳的射频CMOS技术可实现在同一硅芯片上制作数字模块,这也是FD-SOI所具有的独特优势。 它使得单芯片解决方案可以覆盖更广泛的应用范围。这对入门级市场而言将尤其有利,例如属于低端市场的移动电话,在价格的重压下它的功能集成必需要走向极致。另一例子是包括雷达和5G收发器在内的毫米波段应用中,毫米波射频功能将可以与其计算功能一并集成在一块芯片中。

图6. 含有基于FD-SOI技术内置GPS的华米Amazfit智能手表。

 

新一波具有突破性的器件产品

基于FD-SOI技术的器件产品正在飞速增长,在过去几个月中已经发布了许多新的产品信息。

在2016年9月,位于中国的华米公司(小米的合作伙伴公司)推出了一款新的健身智能手表,其中包括有基于FD-SOI的全球定位系统(GPS)芯片,它具有创纪录的功耗效率表现(6[25]。这种芯片使得该手表在开启GPS功能下还具有35小时的超长电池续航时间,比当前同类器件的续航时间要长两到五倍。该芯片已于2016年2月在美国旧金山召开的国际固态电路会议(ISSCC)上发布[27],功耗大大的降低使得智能手表、智能手机、无人机和许多物联网(IoT)器件中保持GPS功能的常开成为了可能。

同样是在2016年,Mobileye在其网站上发布信息,它的下一代专门用于汽车3级自动驾驶的EyeQ4产品系列将会采用基于FD-SOI技术来进行制造[26]7)。

 

图7. 专用于ADAS自主级别3的Mobileye EyeQ4芯片(http://www.mobileye.com/)

 

在2017年3月,恩智普(NXP)公司发布了两个基于韩国三星公司28FDS FD-SOI技术制作的通用处理器系列产品(i.MX7ULP和i.M8X)[16] [17],用于电池供电的超低功耗和高端图形处理产品中(参见NXP发展路线图,8)。恩智普的i.MX7ULP产品在深度睡眠时的功耗仅为15μW或更低,与之前的低功耗器件相比降低了17倍,而动态功率效率则提高了50%。这种高性能、低功耗的解决方案还针对客户的IoT开发、家庭控制、可穿戴以及其他应用进行了优化,因为这些产品在使用的极大部分时间段是处于待机模式,而需要对特定的图形进行高性能处理的时间往往很短。

图8.  i.MX处理器发展路线图(由NXP提供)。

 

在2017年3月,Eutelsat Communications和意法半导体宣布推出新一代交互式应用的SoC产品,降低了交互式卫星终端的总体成本及其功耗[14]

在22nm节点技术方面,Dream Chip宣布推出业界首款面向汽车计算机视觉应用的22nm FD-SOI ADAS SoC器件产品[20]。这种SoC器件(9)具有高性能的图像采集和处理能力,并可支持卷积神经网络(CNN)的视觉工作负载,以满足汽车自动驾驶对复杂对象的检测与处理需求。

随着该项技术的不断提升,22nm FD-SOI产品系列的产量预计在明年将有大幅度的增长。

 

图9.  Dream Chip Technologies的第一款专用于ADAS的22nm FD-SOI产品(由 Dream Chip 提供)

 

新建晶圆厂以满足对FD-SOI的整体需求

业界对FD-SOI的兴趣在日渐增长,特别是在中国,晶圆代工厂正在努力提高其自身的生产能力。在2017年2月,格罗方德宣布计划到2020年将其位于德国德累斯顿Fab 1工厂的产能扩大40%,德累斯顿还将继续作为FDX技术开发的中心[27]

在中国,格罗方德和成都市已宣布建立合资企业。该合作计划是建立一个300mm晶圆厂来支持中国半导体市场的发展,并满足全球客户对22FDX不断增长的需求[27]。该晶圆厂将于2018年开始进行主流工艺技术的生产,然后专注于格罗方德的22FDX商业化产品制造,预计其量产阶段将从2019年开始。

根据以上两个公告的信息,格罗方德未来将拥有每年超过200万片FD-SOI晶圆的生产能力。

在FD-SOI衬底的制造能力方面,Soitec公司在法国已拥有一个300mm晶圆厂,并在新加坡还拥有另一个晶圆厂(目前尚处于待机状态),公司每年的全球总产能约为150万片,用于制造FD-SOI和其他新兴的SOI产品。该公司还计划进一步扩产,以满足更多客户的需求。

 

结论

人们对FD-SOI的兴趣日渐浓厚,这反映了当下半导体技术发展新的范式。客户需要通过对芯片实现更强的模拟/射频集成以实现它更强的计算能力,同时还要大幅度地降低功耗。 凭借FD-SOI技术的独特性能,半导体产业生态系统的主要业者对将该技术应用于更为广泛的市场越来越感到兴趣,特别是在嵌入式计算应用方面。FD-SOI现已成为一项业界的主流制造技术,器件设计师也正在努力来进一步提升该技术的核心竞争优势。

 

感谢

作者诚挚感谢Soitec团队(Christophe Maleville, Bich-Yen Nguyen, Thomas Piliszczuk, Alexandra Givert, and Camille Dufour)为这篇文章做出的积极贡献。

 

参考文献

1. H. Chenming, “FinFET-a self-aligned double-gate MOSFET scalable to 20 nm,” IEEE Transactions on Electron Devices, p.2320–2325, December 2000.

2. Y. Jeon (SAMSUNG), “The industry’s first mass-produced FD-SOI technology for the IoT era, with single design platform benefits,” in SOI Industry Consortium workshop, Tokyo, 2016.

3. J. Schaeffer (GLOBALFOUNDRIES), “FDX Rising,” in GLOBALFOUNDRIES Technology Conference, San Jose, 2016.

4. W. Abbey (ARM), “Realize the potential of FD-SOI,” in SOI Industry Consortium workshop, San Jose, 2016.

5. P. Flatresse (ST), “FD-SOI ULV, Body Biasing & Demonstrators,” in LETI days FDSOICE Workshop, GRENOBLE, 2015.

6. C. Ndiaye (ST), “Performance vs. reliability adaptive body bias scheme in 28nm & 14nm UTBB FD-SOI nodes,” Microelectronics Reliability, 2016.

7. B. Zha, in VLSI symposium, 2006.

8. IMEC, chez VLSI Design, 2010.

9. P. Roche (ST), “Technology downscaling worsening radiation effects in bulk: SOI to the rescue,” in IEDM, 2013.

10. G. Cesana (ST), “Advances in Applications and Ecosystem for the FD-SOI Technology,” in LETI days FDSOICE Workshop, GRENOBLE, 2015.

11. A. Cathelin (ST), “On the usage of FBB for inverter-based Analog and RF 28nm UTBB FD-SOI circuits : example of a 450MHz Gm-C filter with IIP3> 1dBv over a 0.7-1V power supply,” in LETI Days FDSOICE Workshop, GRENOBLE, 2015.

12. STMicroelectronics Announces Its 28nm FD-SOI Technology Is Ready for Manufacturing in Its Leading-Edge Crolles Fab, ST Press Release, 2012.

13. ST-Ericsson brings PC speeds to mobile devices: First 3Ghz smartphone prototype demo at Mobile World Congress, STE Press Release, February 20, 2013.

14. EUTELSAT and STMicroelectronics announce low-cost, low-power, system-on-chip for interactive satellite terminals, EUTELSAT Press Release, March 8, 2017.

15. G. Desoli (ST), «A 2.9TOPS/W deep convolutional neural network SoC in FD-SOI 28nm for intelligent embedded systems,» chez International Solid-State Circuits Conference (ISSCC), 2017.

16. Samsung and STMicroelectronics Sign Strategic Agreement to Expand 28nm FD-SOI Technology, Samsung/STMicroelectronics Press Release, May 14, 2014.

17. NXP Taps into FD-SOI Technology to Enable the Industry’s Lowest Power General Purpose Applications Processors, NXP Press Release, March 13, 2017.

18. NXP Delivers Increased Safety, Reliability and Scalability to Industrial Applications with New i.MX 8X Processors, NXP Press Release, March 14, 2017.

19. GLOBALFOUNDRIES Launches Industry’s First 22nm FD-SOI Technology Platform, GLOBALFOUNDRIES Press Release, July 13, 2015.

20. S. Jha (GLOBALFOUNDRIES), “The Right Technology at the Right Time,” in SOI Industry Consortium workshop, Shanghai, 2015.

21. Dream Chip Technologies Presents First 22nm FD-SOI Silicon of New Automotive Driver Assistance SoC, DREAM CHIP Press Release, February 27, 2017.

22. R. Merritt, “China Defends Big Chip Bet - Inside Huali’s $5.9 billion bet on Fab 2,” EETIMES, January 12, 2017.

23. GLOBALFOUNDRIES Unveils Ecosystem Partner Program to Accelerate Innovation for Tomorrow’s Connected Systems, GLOBALFOUNDRIES Press Release, September 8, 2016.

24. GLOBALFOUNDRIES Expands Partner Program to Speed Timeto-Market of FDX™ Solutions, GLOBALFOUNDRIES Press Release, December 15, 2016.

25. GLOBALFOUNDRIES Extends FDX™ Roadmap with 12nm FD-SOI Technology, GLOBALFOUNDRIES Press Release, September 8, 2016.

26. J. Yoshida, «Sony-Inside Huami Watch: Is It Time for FD-SOI?» October 4, 2016.

27. K. Yamamoto (SONY), “A 0.7V 1.5-to-2.3mW GNSS receiver with 2.5-to-3.8dB NF in 28nm FD-SOI,” in International Solid-State Circuits Conference (ISSCC), 2016.

28. Mobileye, “The Evolution of EyeQ,” [Online]. Available: http://www.mobileye.com/our-technology/evolution-eyeq-chip/. [Accessed 29 March 2017].

29. GLOBALFOUNDRIES Expands to Meet Worldwide Customer Demand, GLOBALFOUNDRIES Press Release, February 9, 2017.


上一篇:新TII制程技术实现更小特征尺寸 英... 下一篇:Process Watch:回击分析提高缺陷...

版权声明:
《半导体科技》网站的一切内容及解释权皆归《半导体科技》杂志社版权所有,未经书面同意不得转载,违者必究!
《半导体科技》杂志社。
 
 
 
友情链接
首页 | 关于我们 | 联络我们
Copyright© 2017:《半导体科技》; All Rights Reserved.
请用 Microsoft Internet Explorer 6.0 或以上版本
Please use Microsoft Internet Explorer 6.0 or higher version.
备案序号粤ICP备12025165号